Semikonduktaĵa pakaĵo evoluis de tradiciaj 1D-PCB-projektoj ĝis tranĉaj 3D-hibridaj ligoj ĉe la wafer-nivelo. Ĉi tiu progresado permesas interkonektan interspacon en la unu-cifera mikrona gamo, kun larĝaj bandoj de ĝis 1000 GB/s, konservante altan energian efikecon. La kerno de altnivelaj semikonduktaĵaj pakaj teknologioj estas 2.5D -pakaĵoj (kie komponentoj estas metitaj flank -al -flanke sur intermedian tavolon) kaj 3D -pakaĵojn (kiuj implikas vertikale stakigajn aktivajn blatojn). Ĉi tiuj teknologioj estas kernaj por la estonteco de HPC -sistemoj.
2.5D -paka teknologio implikas diversajn intermediajn tavolajn materialojn, ĉiu kun siaj propraj avantaĝoj kaj malavantaĝoj. Silicio (SI) intermediaj tavoloj, inkluzive de plene pasivaj siliciaj vafoj kaj lokalizitaj siliciaj pontoj, estas konataj pro provizado de la plej bonaj kabligaj kapabloj, igante ilin idealaj por altfrekta komputado. Tamen ili kostas multe pri materialoj kaj fabrikado kaj vizaĝaj limigoj en paka areo. Por mildigi ĉi tiujn problemojn, la uzo de lokalizitaj siliciaj pontoj pliiĝas, strategie uzas silikon, kie fajna funkcieco estas kritika dum ĝi traktas areajn limojn.
Organikaj intermediaj tavoloj, uzantaj fanfaronajn mulditajn plastojn, estas pli kostefika alternativo al silicio. Ili havas pli malaltan dielektran konstanton, kiu reduktas RC -malfruon en la pako. Malgraŭ ĉi tiuj avantaĝoj, organikaj intermediaj tavoloj luktas por atingi la saman nivelon de interkonekta trajto-redukto kiel silicio-bazita pakaĵo, limigante sian adopton en altfrekvencaj komputilaj aplikoj.
Vitraj intermediaj tavoloj akiris gravan intereson, precipe sekvante la lastatempan lanĉon de Intel de vitro-bazita testo-veturila pakaĵo. Vitro ofertas plurajn avantaĝojn, kiel alĝustigebla koeficiento de termika ekspansio (CTE), alta dimensia stabileco, glataj kaj plataj surfacoj, kaj la kapablon subteni panelan fabrikadon, igante ĝin promesplena kandidato por intermediaj tavoloj kun kablaj kapabloj kompareblaj al silicio. Tamen, krom teknikaj defioj, la ĉefa malavantaĝo de vitraj intermediaj tavoloj estas la nematura ekosistemo kaj nuna manko de grandskala produktokapacito. Ĉar la ekosistemo maturiĝas kaj produktadkapabloj pliboniĝas, vitraj bazitaj teknologioj en semikonduktaĵpakado eble vidas plian kreskon kaj adopton.
Koncerne 3D-pakaĵteknologion, Cu-Cu-bump-malpli hibrida ligado fariĝas ĉefa noviga teknologio. Ĉi tiu progresinta tekniko atingas permanentajn interkonektojn kombinante dielektrajn materialojn (kiel SiO2) kun enigitaj metaloj (Cu). Hibrida ligado de Cu-Cu povas atingi interspacojn sub 10 mikronoj, tipe en la unu-cifera mikrona gamo, reprezentante signifan plibonigon super tradicia mikro-bump-teknologio, kiu havas ŝprucajn interspacojn de ĉirkaŭ 40-50 mikronoj. La avantaĝoj de hibrida ligado inkluzivas pliigitan I/O, plibonigitan larĝan bandon, plibonigitan 3D vertikalan stakadon, pli bonan potencan efikecon kaj reduktitajn parazitajn efikojn kaj termikan reziston pro la foresto de funda kompletigo. Ĉi tiu teknologio tamen estas kompleksa por fabriki kaj havas pli altajn kostojn.
2.5D kaj 3D -pakaj teknologioj ampleksas diversajn pakajn teknikojn. En 2.5D-pakaĵoj, depende de la elekto de intermediaj tavolaj materialoj, ĝi povas esti kategoriigita en silicio-bazitajn, organik-bazitajn kaj vitrajn intermediajn tavolojn, kiel montrite en la figuro supre. En 3D-pakaĵoj, la disvolviĝo de mikro-bump-teknologio celas malpliigi interspacajn dimensiojn, sed hodiaŭ, adoptante hibridan ligan teknologion (rekta CU-CU-konekta metodo), unu-ciferaj interspacaj dimensioj povas esti atingitaj, markante signifan progreson en la kampo.
** Ŝlosilaj teknologiaj tendencoj por spekti: **
1. ** Pli grandaj intermediaj tavolaj areoj: ** Idtechex antaŭe antaŭdiris, ke pro la malfacileco de siliciaj intermediaj tavoloj superantaj 3x retikan grandecan limon, 2,5d siliciaj pontaj solvoj baldaŭ anstataŭigus silikajn intermediajn tavolojn kiel la primara elekto por pakaĵoj HPC -blatoj. TSMC estas ĉefa provizanto de 2,5D Silicon-intermediaj tavoloj por NVIDIA kaj aliaj ĉefaj HPC-programistoj kiel Google kaj Amazon, kaj la kompanio ĵus anoncis amasproduktadon de sia unua-generacia COWOS_L kun 3,5x-retikulo. Idtechex atendas, ke ĉi tiu tendenco daŭros, kun pliaj progresoj diskutitaj en sia raporto kovranta ĉefajn ludantojn.
2. ** Panel-nivela pakaĵo: ** Panel-nivela pakaĵo fariĝis signifa fokuso, kiel emfazita ĉe la ekspozicio de Taiwan Internacia Semikonduktaĵa Ekspozicio de 2024. Ĉi tiu paka metodo permesas la uzon de pli grandaj intermediaj tavoloj kaj helpas redukti kostojn produktante pli da pakaĵoj samtempe. Malgraŭ ĝia potencialo, defioj kiel militpaĝa administrado ankoraŭ devas esti traktataj. Ĝia kreskanta eminenteco reflektas la kreskantan postulon de pli grandaj, pli kostefikaj intermediaj tavoloj.
3. ** Vitraj Intermediaj Tavoloj: ** Vitro aperas kiel forta kandidata materialo por atingi fajnan kablon, kompareblan al silicio, kun pliaj avantaĝoj kiel alĝustigebla CTE kaj pli alta fidindeco. Vitraj intermediaj tavoloj ankaŭ kongruas kun panel-nivelaj pakaĵoj, ofertante la potencialon por alt-denseca kablado je pli regeblaj kostoj, igante ĝin promesplena solvo por estontaj pakaj teknologioj.
4. ** HBM-Hibrida ligado: ** 3D kupro-kupro (Cu-Cu) Hibrida ligado estas ŝlosila teknologio por atingi ultra-finajn tonajn vertikalajn interkonektojn inter blatoj. Ĉi tiu teknologio estis uzata en diversaj altnivelaj servilaj produktoj, inkluzive de AMD EPYC por stakigitaj SRAM kaj CPU-oj, same kiel la serio MI300 por stakigado de CPU/GPU-blokoj en I/O DIES. Hibrida ligado estas atendita ludi gravegan rolon en estontaj HBM-progresoj, precipe por DRAM-stakoj superantaj 16-HI aŭ 20-HI-tavolojn.
5. ** Ko-pakitaj Optikaj Aparatoj (CPO): ** Kun la kreskanta postulo pri pli alta datumfluo kaj potenca efikeco, optika interkonekta teknologio akiris konsiderindan atenton. Ko-pakitaj optikaj aparatoj (CPO) fariĝas ŝlosila solvo por plibonigi I/O-larĝan bandon kaj redukti energian konsumon. Kompare kun tradicia elektra transdono, optika komunikado ofertas plurajn avantaĝojn, inkluzive de pli malalta signal -mildigo sur longaj distancoj, reduktita interkruta sentiveco kaj signife pliigita larĝa bando. Ĉi tiuj avantaĝoj igas CPO ideala elekto por datum-intensaj, energi-efikaj HPC-sistemoj.
** Ŝlosilaj merkatoj por spekti: **
La primara merkato pelanta la disvolviĝon de 2,5D kaj 3D-pakaj teknologioj estas sendube la altfrekta komputado (HPC) sektoro. Ĉi tiuj progresintaj pakaj metodoj estas kernaj por venki la limojn de la leĝo de Moore, ebligante pli da transistoroj, memoro kaj interkonektoj ene de ununura pakaĵo. La malkomponaĵo de blatoj ankaŭ ebligas optimuman utiligon de procezaj nodoj inter malsamaj funkciaj blokoj, kiel apartigi I/O -blokojn de prilaboraj blokoj, plue pliboniganta efikecon.
Krom alt-efika komputado (HPC), aliaj merkatoj ankaŭ atendas kreskon per la adopto de altnivelaj pakaj teknologioj. En la 5G kaj 6G-sektoroj, novigoj kiel pakaĵaj antenoj kaj tranĉaj ĉifonaj solvoj konkretigos la estontecon de sendrata alira reto (RAN) arkitekturoj. Aŭtonomaj veturiloj ankaŭ profitos, ĉar ĉi tiuj teknologioj subtenas la integriĝon de sensilaj apartamentoj kaj komputilaj unuoj por prilabori grandajn kvantojn da datumoj samtempe certigante sekurecon, fidindecon, kompaktecon, potencon kaj termikan administradon kaj kostefikecon.
Konsumaj elektronikaj (inkluzive de inteligentaj telefonoj, inteligentaj horloĝoj, AR/VR -aparatoj, komputiloj kaj stacidomoj) pli kaj pli fokusiĝas pri prilaborado de pli da datumoj en pli malgrandaj spacoj, malgraŭ pli granda emfazo de kosto. Altnivela semikonduktaĵa pakaĵo ludos ŝlosilan rolon en ĉi tiu tendenco, kvankam la pakaj metodoj povas diferenci de tiuj uzataj en HPC.
Afiŝotempo: Okt-07-2024