Semikonduktaĵpakaĵo evoluis de tradiciaj 1D PCB-dezajnoj al avangarda 3D hibrida ligo ĉe la oblatnivelo. Ĉi tiu progreso permesas interkonekti interkonektigan interspacon en la unucifera mikrona gamo, kun bendolarĝoj de ĝis 1000 GB/s, konservante altan energian efikecon. Ĉe la kerno de altnivelaj duonkonduktaĵaj pakteknologioj estas 2.5D-pakaĵo (kie komponentoj estas metitaj flank-al-flanke sur pera tavolo) kaj 3D-pakaĵo (kiu implikas vertikale stakigi aktivajn blatojn). Ĉi tiuj teknologioj estas decidaj por la estonteco de HPC-sistemoj.
2.5D-pakaĵteknologio implikas diversajn perajn tavolmaterialojn, ĉiu kun siaj propraj avantaĝoj kaj malavantaĝoj. Siliciaj (Si) peraj tavoloj, inkluzive de plene pasivaj siliciaj oblatoj kaj lokalizitaj siliciaj pontoj, estas konataj pro disponigado de la plej bonaj kablaj kapabloj, igante ilin idealaj por alt-efikeca komputado. Tamen, ili estas multekostaj laŭ materialoj kaj fabrikado kaj alfrontas limigojn en paka areo. Por mildigi tiujn problemojn, la uzo de lokalizitaj siliciaj pontoj pliiĝas, strategie utiligante silicion kie bona funkcieco estas kritika dum traktado de areaj limoj.
Organikaj peraj tavoloj, uzantaj ventumitajn mulditajn plastojn, estas pli kostefika alternativo al silicio. Ili havas pli malaltan dielektrikan konstanton, kiu reduktas RC-prokraston en la pakaĵo. Malgraŭ tiuj avantaĝoj, organikaj perantaj tavoloj luktas por atingi la saman nivelon de interkonektrajtoredukto kiel silicio-bazita enpakado, limigante sian adopton en alt-efikecaj komputikaplikoj.
Vitraj peraj tavoloj akiris gravan intereson, precipe post la lastatempa lanĉo de Intel de vitro-bazita testa veturila pakaĵo. Vitro ofertas plurajn avantaĝojn, kiel alĝustigebla koeficiento de termika ekspansio (CTE), alta dimensia stabileco, glataj kaj plataj surfacoj, kaj la kapablo subteni panelan fabrikadon, igante ĝin promesplena kandidato por peraj tavoloj kun kablaj kapabloj kompareblaj al silicio. Tamen, krom teknikaj defioj, la ĉefa malavantaĝo de vitraj peraj tavoloj estas la nematura ekosistemo kaj nuna manko de grandskala produktadkapacito. Dum la ekosistemo maturiĝas kaj produktadkapabloj pliboniĝas, vitro-bazitaj teknologioj en semikonduktaĵpakaĵo povas vidi plian kreskon kaj adopton.
Koncerne al 3D-pakaĵteknologio, Cu-Cu-malpli bata hibrida ligo iĝas gvida noviga teknologio. Tiu progresinta tekniko atingas permanentajn interligojn kombinante dielektrajn materialojn (kiel SiO2) kun enigitaj metaloj (Cu). Cu-Cu-hibrida ligo povas atingi interspacojn sub 10 mikronoj, tipe en la unucifera mikrona gamo, reprezentante signifan plibonigon super tradicia mikro-bumpteknologio, kiu havas ŝvelinterspacojn de ĉirkaŭ 40-50 mikronoj. La avantaĝoj de hibrida ligo inkluzivas pliigitan I/O, plifortigitan bendolarĝon, plibonigitan 3D vertikalan stakiĝon, pli bonan potencan efikecon kaj reduktitajn parazitajn efikojn kaj termikan reziston pro la foresto de malsupra plenigo. Tamen, ĉi tiu teknologio estas kompleksa fabrikebla kaj havas pli altajn kostojn.
2.5D kaj 3D pakteknologioj ampleksas diversajn pakteknikojn. En 2.5D pakado, depende de la elekto de peraj tavolmaterialoj, ĝi povas esti klasifikita en silici-bazitaj, organik-bazitaj, kaj vitro-bazitaj peraj tavoloj, kiel montrite en la supra figuro. En 3D-pakaĵo, la evoluo de mikro-bump-teknologio celas redukti interspacigajn dimensiojn, sed hodiaŭ, adoptante hibridan ligan teknologion (rekta kunligmetodo Cu-Cu), unuciferaj interspacaj dimensioj povas esti atingitaj, markante signifan progreson en la kampo. .
** Ŝlosilaj Teknologiaj Tendencoj por Rigardi:**
1. **Pli Grandaj Intermediaj Tavolaj Areoj:** IDTechEx antaŭe antaŭdiris, ke pro la malfacileco de siliciaj peraj tavoloj superantaj 3x-retiklan grandlimon, 2.5D-siliciaj pontsolvoj baldaŭ anstataŭigus siliciajn perajn tavolojn kiel la ĉefa elekto por enpaki HPC-fritojn. TSMC estas grava provizanto de 2.5D siliciaj peraj tavoloj por NVIDIA kaj aliaj ĉefaj HPC-programistoj kiel Google kaj Amazon, kaj la firmao lastatempe anoncis amasproduktadon de sia unuageneracia CoWoS_L kun 3.5x retikla grandeco. IDTechEx atendas, ke ĉi tiu tendenco daŭrigos, kun pliaj progresoj diskutitaj en ĝia raporto kovrante ĉefajn ludantojn.
2. **Panel-nivela Pakado:** Panel-nivela pakado fariĝis grava fokuso, kiel emfazite ĉe la Tajvana Internacia Semikonduktaĵa Ekspozicio de 2024. Ĉi tiu pakmetodo permesas la uzon de pli grandaj peraj tavoloj kaj helpas redukti kostojn produktante pli da pakaĵoj samtempe. Malgraŭ ĝia potencialo, defioj kiel ekzemple varpadadministrado daŭre devas esti traktitaj. Ĝia kreskanta eminenteco reflektas la kreskantan postulon je pli grandaj, pli kostefikaj perantaj tavoloj.
3. **Vitraj Interaj Tavoloj:** Vitro aperas kiel forta kandidatmaterialo por atingi bonan drataron, komparebla al silicio, kun pliaj avantaĝoj kiel alĝustigebla CTE kaj pli alta fidindeco. Vitraj peraj tavoloj ankaŭ estas kongruaj kun panel-nivela pakaĵo, ofertante la potencialon por altdenseca drataro je pli regeblaj kostoj, igante ĝin promesplena solvo por estontaj pakaj teknologioj.
4. **HBM-Hibrida Ligado:** 3D-kupro-kupro (Cu-Cu) hibrida ligo estas ŝlosila teknologio por atingi ultra-fajnajn vertikalajn interligojn inter blatoj. Ĉi tiu teknologio estis uzata en diversaj altkvalitaj servilproduktoj, inkluzive de AMD EPYC por stakitaj SRAM kaj CPUoj, same kiel la MI300-serio por stakigi CPU/GPU-blokojn sur I/O-ĵetkuboj. Hibrida ligo estas atendita ludi decidan rolon en estontaj HBM-progresoj, precipe por DRAM-stakoj superantaj 16-Hi aŭ 20-Hi-tavolojn.
5. ** Kunpakitaj Optikaj Aparatoj (CPO):** Kun la kreskanta postulo je pli alta datumtrafluo kaj potenco-efikeco, optika interkonekta teknologio akiris konsiderindan atenton. Kunpakitaj optikaj aparatoj (CPO) fariĝas ŝlosila solvo por plibonigi I/O-bendlarĝon kaj redukti energikonsumon. Kompare al tradicia elektra dissendo, optika komunikado ofertas plurajn avantaĝojn, inkluzive de pli malalta signalmalfortiĝo sur longdistancoj, reduktita interparola sentemo kaj signife pliigita bendolarĝo. Ĉi tiuj avantaĝoj igas CPO ideala elekto por datenintensaj, energiefikaj HPC-sistemoj.
** Ŝlosilaj Merkatoj por Rigardi:**
La ĉefa merkato pelanta la disvolviĝon de 2.5D kaj 3D-pakaĵteknologioj estas sendube la alt-efikeca komputiko (HPC) sektoro. Ĉi tiuj progresintaj pakmetodoj estas decidaj por venki la limojn de la Leĝo de Moore, ebligante pli da transistoroj, memoro kaj interligoj ene de ununura pakaĵo. La putriĝo de fritoj ankaŭ enkalkulas optimuman utiligon de proceznodoj inter malsamaj funkciaj blokoj, kiel ekzemple apartigado de I/O-blokoj de pretigaj blokoj, plue plibonigante efikecon.
Krom alt-efikeca komputado (HPC), aliaj merkatoj ankaŭ atendas kreskon per la adopto de altnivelaj pakaj teknologioj. En la sektoroj 5G kaj 6G, novigoj kiel pakaj antenoj kaj avangardaj pecetsolvoj formos la estontecon de arkitekturoj de sendrata reto (RAN). Aŭtonomaj veturiloj ankaŭ profitos, ĉar ĉi tiuj teknologioj subtenas la integriĝon de sensilaj serioj kaj komputikaj unuoj por prilabori grandajn kvantojn da datumoj certigante sekurecon, fidindecon, kompaktecon, potencon kaj termikan administradon kaj kostefikecon.
Konsumelektroniko (inkluzive de saĝtelefonoj, inteligentaj horloĝoj, AR/VR-aparatoj, komputiloj kaj laborstacioj) ĉiam pli koncentriĝas pri prilaborado de pli da datumoj en pli malgrandaj spacoj, malgraŭ pli granda emfazo de kosto. Altnivela duonkondukta pakaĵo ludos ŝlosilan rolon en ĉi tiu tendenco, kvankam la pakmetodoj povas diferenci de tiuj uzitaj en HPC.
Afiŝtempo: Oct-25-2024