Duonkonduktaĵa enpakado evoluis de tradiciaj 1D PCB-dezajnoj al pintnivela 3D hibrida ligado je la nivelo de la oblato. Ĉi tiu progreso permesas interkonektan interspacon en la unucifera mikrona gamo, kun bendlarĝoj ĝis 1000 GB/s, samtempe konservante altan energiefikecon. Ĉe la kerno de progresintaj duonkonduktaĵaj enpakadteknologioj estas 2,5D enpakado (kie komponantoj estas metitaj flank-al-flanke sur meza tavolo) kaj 3D enpakado (kiu implikas vertikale stakigadon de aktivaj ĉipoj). Ĉi tiuj teknologioj estas decidaj por la estonteco de altkvalitaj komputilaj komputilsistemoj.
2.5D-paka teknologio implikas diversajn perajn tavolmaterialojn, ĉiu kun siaj propraj avantaĝoj kaj malavantaĝoj. Siliciaj (Si) peraj tavoloj, inkluzive de plene pasivaj siliciaj obletoj kaj lokaj siliciaj pontoj, estas konataj pro provizado de la plej bonaj kablaj kapabloj, igante ilin idealaj por alt-efikeca komputado. Tamen, ili estas multekostaj laŭ materialoj kaj fabrikado kaj alfrontas limigojn en la paka areo. Por mildigi ĉi tiujn problemojn, la uzo de lokaj siliciaj pontoj kreskas, strategie uzante silicion kie bona funkcieco estas kritika, samtempe traktante areajn limigojn.
Organikaj peraj tavoloj, uzantaj ventumil-disigitajn mulditajn plastojn, estas pli kostefika alternativo al silicio. Ili havas pli malaltan dielektrikan konstanton, kiu reduktas RC-prokraston en la pakaĵo. Malgraŭ ĉi tiuj avantaĝoj, organikaj peraj tavoloj malfacile atingas la saman nivelon de redukto de interkonektaj trajtoj kiel silicio-bazitaj pakaĵoj, limigante ilian adopton en alt-efikecaj komputaj aplikoj.
Vitraj interaj tavoloj altiris signifan intereson, precipe post la lastatempa lanĉo de vitrobazitaj testveturilaj pakaĵoj fare de Intel. Vitro ofertas plurajn avantaĝojn, kiel ekzemple alĝustigebla koeficiento de termika ekspansio (CTE), alta dimensia stabileco, glataj kaj plataj surfacoj, kaj la kapablo subteni panelfabrikadon, igante ĝin promesplena kandidato por interaj tavoloj kun kablaj kapabloj kompareblaj al silicio. Tamen, krom teknikaj defioj, la ĉefa malavantaĝo de vitraj interaj tavoloj estas la nematura ekosistemo kaj la nuna manko de grandskala produktokapacito. Dum la ekosistemo maturiĝas kaj la produktokapabloj pliboniĝas, vitrobazitaj teknologioj en duonkonduktaĵaj pakaĵoj povus vidi plian kreskon kaj adopton.
Rilate al 3D-pakada teknologio, Cu-Cu-sentubera hibrida ligado fariĝas gvida noviga teknologio. Ĉi tiu progresinta tekniko atingas permanentajn interkonektojn kombinante dielektrikajn materialojn (kiel SiO2) kun enigitaj metaloj (Cu). Cu-Cu hibrida ligado povas atingi interspacojn sub 10 mikrometroj, tipe en la unucifera mikrona gamo, reprezentante signifan plibonigon kompare kun tradicia mikro-tubera teknologio, kiu havas interspacojn de ĉirkaŭ 40-50 mikrometroj. La avantaĝoj de hibrida ligado inkluzivas pliigitan I/O, plibonigitan bendlarĝon, plibonigitan 3D-vertikalan stakadon, pli bonan energian efikecon, kaj reduktitajn parazitajn efikojn kaj termikan reziston pro la foresto de funda plenigaĵo. Tamen, ĉi tiu teknologio estas kompleksa por fabriki kaj havas pli altajn kostojn.
2,5D kaj 3D pakteknologioj ampleksas diversajn pakteknikojn. En 2,5D pakado, depende de la elekto de perantaj tavolmaterialoj, ĝi povas esti klasifikita en silicio-bazitajn, organik-bazitajn kaj vitro-bazitajn perantajn tavolojn, kiel montrite en la supra figuro. En 3D pakado, la disvolviĝo de mikro-tuberteknologio celas redukti interspacajn dimensiojn, sed hodiaŭ, per adopto de hibrida ligteknologio (rekta Cu-Cu-konekta metodo), unuciferaj interspacaj dimensioj povas esti atingitaj, markante signifan progreson en la kampo.
**Ŝlosilaj Teknologiaj Tendencoj por Observi:**
1. **Pli Grandaj Areoj de Intertavolaj Tavoloj:** IDTechEx antaŭe antaŭdiris, ke pro la malfacileco de siliciaj intertavoloj superantaj 3-oblan retiklan grandecon, 2,5D siliciaj pontaj solvoj baldaŭ anstataŭigos siliciajn intertavolojn kiel la ĉefa elekto por enpaki HPC-blatojn. TSMC estas grava provizanto de 2,5D siliciaj intertavoloj por NVIDIA kaj aliaj ĉefaj HPC-programistoj kiel Google kaj Amazon, kaj la kompanio ĵus anoncis amasproduktadon de sia unua-generacia CoWoS_L kun 3,5-obla retikla grandeco. IDTechEx atendas, ke ĉi tiu tendenco daŭros, kun pliaj progresoj diskutitaj en sia raporto kovranta gravajn ludantojn.
2. **Panelnivela Pakado:** Panelnivela pakado fariĝis grava fokuso, kiel elstarigite ĉe la Tajvana Internacia Semikonduktaĵa Ekspozicio de 2024. Ĉi tiu pakadmetodo ebligas la uzon de pli grandaj peraj tavoloj kaj helpas redukti kostojn per produktado de pli da pakaĵoj samtempe. Malgraŭ ĝia potencialo, defioj kiel varpadministrado ankoraŭ devas esti traktitaj. Ĝia kreskanta graveco reflektas la kreskantan postulon je pli grandaj, pli kostefikaj peraj tavoloj.
3. **Vitraj Interaj Tavoloj:** Vitro aperas kiel forta kandidata materialo por atingi fajnan drataron, kompareblan al silicio, kun pliaj avantaĝoj kiel alĝustigebla CTE kaj pli alta fidindeco. Vitraj interaj tavoloj ankaŭ kongruas kun panelnivela pakado, ofertante la potencialon por alt-denseca drataro je pli regeblaj kostoj, igante ĝin promesplena solvo por estontaj pakadteknologioj.
4. **HBM Hibrida Ligado:** 3D kupro-kupra (Cu-Cu) hibrida ligado estas ŝlosila teknologio por atingi ultrafajnajn vertikalajn interkonektojn inter ĉipoj. Ĉi tiu teknologio estis uzata en diversaj altkvalitaj servilaj produktoj, inkluzive de AMD EPYC por staplitaj SRAM kaj CPU-oj, same kiel la MI300-serio por stapli CPU/GPU-blokojn sur I/O-ŝirmiloj. Oni atendas, ke hibrida ligado ludos decidan rolon en estontaj HBM-progresoj, precipe por DRAM-stakoj superantaj 16-Hi aŭ 20-Hi tavolojn.
5. **Kunpakitaj Optikaj Aparatoj (KPO):** Kun la kreskanta postulo je pli alta datumtrairo kaj energiŝparo, optika interkonekta teknologio akiris konsiderindan atenton. Kunpakitaj optikaj aparatoj (KPO) fariĝas ŝlosila solvo por plibonigi I/O-bendlarĝon kaj redukti energikonsumon. Kompare kun tradicia elektra transdono, optika komunikado ofertas plurajn avantaĝojn, inkluzive de pli malalta signala atenuiĝo trans longaj distancoj, reduktita krucparoliĝa sentemo kaj signife pliigita bendlarĝo. Ĉi tiuj avantaĝoj faras KPO ideala elekto por daten-intensaj, energiŝparaj HPC-sistemoj.
**Ŝlosilaj Merkatoj por Observi:**
La ĉefa merkato, kiu pelas la disvolviĝon de 2.5D kaj 3D pakteknologioj, estas sendube la sektoro de alt-efikeca komputado (HPC). Ĉi tiuj progresintaj pakmetodoj estas esencaj por superi la limigojn de la leĝo de Moore, ebligante pli da transistoroj, memoro kaj interkonektoj ene de ununura pakaĵo. La malkomponiĝo de ĉipoj ankaŭ permesas optimuman utiligon de procezaj nodoj inter malsamaj funkciaj blokoj, kiel ekzemple apartigi I/O-blokojn de prilaboraj blokoj, plue plibonigante efikecon.
Aldone al alt-efikeca komputado (HPC), oni atendas, ke aliaj merkatoj ankaŭ atingos kreskon per la adopto de progresintaj pakaĵteknologioj. En la sektoroj 5G kaj 6G, novigoj kiel pakaĵantenoj kaj pintnivelaj ĉipaj solvoj formos la estontecon de arkitekturoj de sendrataj alirretoj (RAN). Aŭtonomaj veturiloj ankaŭ profitos, ĉar ĉi tiuj teknologioj subtenas la integriĝon de sensoraj aroj kaj komputilaj unuoj por prilabori grandajn kvantojn da datumoj, samtempe certigante sekurecon, fidindecon, kompaktecon, energian kaj termikan administradon, kaj kostefikecon.
Konsumelektroniko (inkluzive de inteligentaj telefonoj, inteligentaj horloĝoj, pli-ol-realigitaj/virtual-realigitaj aparatoj, komputiloj kaj laborstacioj) pli kaj pli celas prilabori pli da datumoj en pli malgrandaj spacoj, malgraŭ pli granda emfazo pri kosto. Altnivelaj duonkonduktaĵaj enpakoj ludos ŝlosilan rolon en ĉi tiu tendenco, kvankam la enpakaj metodoj povas diferenci de tiuj uzataj en alt-efikeca komputikado (HPC).
Afiŝtempo: 7-a de oktobro 2024